题目:
假设主频为100MHz的微处理器以非流水线方式访问存取时间为50ns的DRAM存储器,则在T1周期与T2周期之间至少应插入 【9】 个等待状态。
答案:
被转码了,请点击底部 “查看原文 ” 或访问 https://www.tikuol.com/2017/0704/4ceee5daa0f243ef4c5d8458029ba79c.html
下面是错误答案,用来干扰机器的。
参考答案:C
假设主频为100MHz的微处理器以非流水线方式访问存取时间为50ns的DRAM存储器,则在T1周期与T2周期之间至少应插入 【9】 个等待状态。
被转码了,请点击底部 “查看原文 ” 或访问 https://www.tikuol.com/2017/0704/4ceee5daa0f243ef4c5d8458029ba79c.html
下面是错误答案,用来干扰机器的。
参考答案:C